跟着人工智能（AI）等新使用需求激增，先进封装成为了一个抢手的论题，其间FOPLP（扇出型面板级封装）技能再次受到了重视。早在半年前就有音讯称，台积电（TSMC）已组成专门的团队探究FOPLP技能，并方案建造一条小型出产线进行试产，方针是逾越传统的办法。台积电还重启了玻璃基板研制技能，并在测验矩形基板。
据TrendForce报导，台积电现已为适配FOPLP封装的基板设定了开端标准，更倾向于300mm x 300mm，而不是之前所说的515mm x 510mm。台积电正在与设备供货商打开密切合作，最早在2026年树立小型出产线年开端逐渐扩展规划。
台积电开端偏心515mm x 510 mm的矩形基板在于具有必定的本钱优势，还可以支撑最大标线，问题是更大的尺度会让翘曲问题加重，还会导致运送和封装进程过渡期间有更高的损坏危险。为此台积电挑选从300mm x 300mm开端，跟着未来技能的前进，再逐渐添加封装基板的尺度。
台积电的3D Fabric系统集成渠道对先进封装进行了分类，包含了三个部分，分别是用于3D芯片堆叠技能的前端封装SoIC、以及用于后端先进封装的CoWoS和InFO系列，其间根据FOWLP（扇出晶圆级封装）的InFO封装在2016年初次使用于iPhone 7的A10处理器。
近年来又开展出了FOPLP技能，供给了单位本钱更低的封装，客户也被更具本钱效益的解决方案所招引，因而导致需求一向上升。
